Searching PAJ

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-219091

(43)Date of publication of application: 19.08.1997

(51)Int.CI.

G11C 11/401

(21)Application number: 08-246385

(71)Applicant: SAMSUNG ELECTRON CO LTD

(22)Date of filing:

18.09.1996

(72)Inventor: RYU SEIKAN

SON BUNKAI

(30)Priority

Priority number : 95 9530478

Priority date: 18.09.1995


Priority country: KR

(54) SEMICONDUCTOR MEMORY HAVING MULTIBANK STRUCTURE

(57)Abstract:

PROBLEM TO BE SOLVED: To control effective operation times of the activating and precharging of word lines and the sensing operations of bit line sense amplifiers in the memory having multibank structure sharing a row address pre-decoder and the output lines of the row address pre-decoder.

SOLUTION: N pieces of banks b1 to bn share a row address pre-decoder 30 and its output line 5. Then, this memory has sampling circuit and row decoders 10 to n0 receiving controls of row address sampling control signal RADSAB b1 to bn and bit sense amplifier driving circuits 11 to n1 receiving controls of bit line sense enable control signals SAEBb1 to SAEBbn. Moreover, signals RADSABs are generated a prescribed time later according to a first control signal for bank selections by a row strobe buffer responding to a system clock, the inverse of RAS and a bank selection signal. Signals SAEBs are generated after the delay of a prescribed time later than a row address sampling control signal according to the first control signal.



LEGAL STATUS

[Date of request for examination]

04.06.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-219091

(43)公開日 平成9年(1997)8月19日

(51) Int.Cl.6

識別記号

庁内整理番号

FΙ

技術表示箇所

G11C 11/401

G11C 11/34

362H

362C

審査請求 未請求 請求項の数5 OL (全 8 頁)

(21)出顧番号

特願平8-246385

(22)出願日

平成8年(1996)9月18日

(31)優先権主張番号 1995 P 30478

(32)優先日

1995年9月18日

(33)優先権主張国

韓国 (KR)

(71)出顧人 390019839

三星電子株式会社

大韓民国京畿道水原市八達区梅灘洞416

(72)発明者 柳 清燥 -

大韓民国京畿道水原市勤善区高等洞50番地

4号

(72) 発明者 孫 文會

大韓民国ソウル特別市中浪区面牧3洞596

番地9号

(74)代理人 弁理士 高月 猛


(54) 【発明の名称】 マルチパンク構造の半導体メモリ装置

Market 1821 Maria 1827 327

(57)【要約】

【課題】 ローアドレスプリデコーダ及びローアドレス プリデコーダの出力線を共有するマルチバンク構造のメ モリ装置について、ワード線の活性化、プリチャージ、 ビット線センスアンプの感知動作の効率的動作時間制御 を行えるようにする。

【解決手段】 n個のバンクb1~bnがローアドレス プリデコーダ30とその出力線5を共有する。そして、 ローアドレスサンプリング制御信号RADSABb1~ bnの制御を受けるローアドレスサンプリング回路及び ローデコーダ10~n0と、ビット線感知エネーブル制 御信号SAEBb1~SAEBbnの制御を受けるビッ ト線センスアンプ駆動回路11~n1と、をもつ。信号 RADSABは、システムクロック、バーRAS、バン ク選択アドレス信号に応じるローストローブバッファに よるバンク選択のための第1制御信号に応じて所定時間 後に発生される。信号SAEBは、第1制御信号に応じ てローアドレスサンプリング制御信号よりも所定時間遅 延後に発生される。



【特許請求の範囲】

【請求項1】 システムクロックによるローアドレスの一部をデコードするローアドレスプリデコーダ及び該ローアドレスデコーダの出力線を多数のバンクで共有するマルチバンク構造としたメモリセルアレイを有する半導体メモリ装置において、

システムクロック、ローアドレスストローブ信号、及び バンク選択アドレス信号に応じてバンクを選択し、ロー アドレスサンプリングのタイミング制御のための第1制 御信号を発生するローストローブバッファと、前記第1 制御信号に応じて所定時間後に、各バンクのワード線活 性化及び非活性化を制御するためにローアドレスサンプ リング制御信号を発生するローアドレスサンプリング制 御信号発生回路と、前記ローアドレスサンプリング制御 信号に従ってローアドレスプリデコーダの出力信号をラッチする各バンクのローデコーダと、を備えることを特 徴とする半導体メモリ装置。

【請求項2】 ローアドレスサンプリング制御信号発生 回路は、多数のバンクごとに独立して備えられる請求項 1記載の半導体メモリ装置。

【請求項3】 ローストローブバッファは、ロー活性化時に第1制御信号を論理"ハイ"出力するように調節する活性化スイッチと、ロープリチャージ動作時に前記第1制御信号を論理"ロウ"出力するように調節するプリチャージスイッチと、を有する請求項1記載の半導体メモリ装置。

【請求項4】 ローアドレスサンプリング制御信号発生 回路は、ロープリチャージ動作期間のうちにローアドレ スサンプリング制御信号を発生してワード線エネーブル 信号によるプリチャージ動作を行い、このときにビット 線感知エネーブル制御信号がディスエーブルされるよう にしてある請求項1記載の半導体メモリ装置。

【請求項5】 システムクロックによるローアドレスの一部をデコードするローアドレスプリデコーダ及び該ローアドレスデコーダの出力線を多数のバンクで共有するマルチバンク構造としたメモリセルアレイを有する半導体メモリ装置において、

システムクロック、ローアドレスストローブ信号、及びバンク選択アドレス信号に応じてバンクを選択し、ローアドレスサンプリング及びビット線感知エネーブルのタイミング制御のための第1制御信号を発生するローストローブバッファと、前記第1制御信号に応じて所定時間後に、各バンクのワード線活性化及び非活性化を制御するためにローアドレスサンプリング制御信号発生回路と、前記第1制御信号に応じて前記ローアドレスサンプリング制御信号発生回路と、前記第1制御信号に応じて前記ローアドレスサンプリング制御信号よりも所定時間遅延後に、各バンクのビット線やスアンプのエネーブル及びディスエーブルを制御するためにビット線感知エネーブル制御信号を発生するビット線感知エネーブル制御信号を発生することを

特徴とする半導体メモリ装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体メモリ装置に 関し、特に、マルチバンク構造の半導体メモリ装置のワード線とビット線の活性化及びプリチャージに関する。 【0002】

【従来の技術】中央処理装置(CPU)及びメモリにおいて、DRAMのバンク構造が増加すればするほど活性化(Activation)状態に保持可能なワード線が多くなり、これにより、キャッシュミス(Cache miss)のときにDRAMのページキャッシュ記憶装置の的中率(Page hit ratio)が高められ、従ってデータアクセス動作を速くできる。最近では、DRAMのバンク数を増加させてキャッシュとして用いられているSRAMをDRAMに置き換えようとする傾向もある。

【0003】図1は、マルチバンク構造のメモリの構成を示したブロック図である。図示のように、メモリセルアレイ及びビット線センスアンプからなる4つのバンク(BANK)0,1,2,3を配置し、そして、ローアドレスプリデコーダ10,30,60,80をそれぞれ対応するバンク0,1,2,3ごと別途に配設してあり、各ローアドレスプリデコーダの出力線3,5,7,9も別途に配設してある。更に、カラムデコーダ50,51,52,53もやはり各バンク別に配設してある。従って、バンクを増加させる場合にチップサイズがかなり増大するという問題が生じる。

【0004】図2は、ローアドレスプリデコーダ及びロ ーアドレスプリデコーダの出力線を共有する積層マルチ バンクの構造を示している。図示のように、ローアドレ スバッファ、ローアドレスプリデコーダ10,30,6 0,80及び各ローアドレスプリデコーダの出力線3, 5, 7, 9のそれぞれを、バンク群a(バンクa1~a m)、バンク群b(バンクb1~bm)、バンク群c $(バンクc1\sim cm)$ 、バンク群d(バンク $d1\sim d$ m)内で共有するようにしている。そして、各バンクの ワード線のエネーブル及びディスエーブルとビット線セ ンスアンプの感知動作について、外部システムの前クロ ックのロー活性化命令(Active command)による活性化動 作が次のクロックで与えられる他のバンクのロープリチ ャージ命令(Precharge command) によってディスエーブ ルされるようになっている。従って、ワード線のディス エーブル前にプリチャージ動作が開始する、或いは、ワ ード線のエネーブル前にビット線センスアンプが感知動 作を開始するというような問題が発生する。

[0005]

【発明が解決しようとする課題】上記従来技術に鑑みて本発明では、マルチバンク構造のメモリ装置において、ワード線の活性化、プリチャージ、ビット線センスアンプの感知動作の効率的動作時間制御の可能なローストロ

ーブバッファ、ローアドレスサンプリング回路及びローデコーダを提供する。また、ローアドレスプリデコーダ及びローアドレスプリデコーダの出力線を共有するマルチバンク構造のメモリ装置において、ワード線の活性化、プリチャージ、ビット線センスアンプの感知動作の効率的動作時間制御を行えるビット線感知エネーブル信号発生回路及びローアドレスサンプリング制御信号発生回路を提供する。

[0006]

【課題を解決するための手段】この目的のために本発明 は、システムクロックによるローアドレスの一部をデコ ードするローアドレスプリデコーダ及び該ローアドレス デコーダの出力線を多数のバンクで共有するマルチバン ク構造としたメモリセルアレイを有する半導体メモリ装 置において、システムクロック、ローアドレスストロー ブ信号、及びバンク選択アドレス信号に応じてバンクを 選択し、ローアドレスサンプリングのタイミング制御の ための第1制御信号を発生するローストローブバッファ と、前記第1制御信号に応じて所定時間後に、各バンク のワード線活性化及び非活性化を制御するためにローア ドレスサンプリング制御信号を発生するローアドレスサ ンプリング制御信号発生回路と、前記ローアドレスサン プリング制御信号に従ってローアドレスプリデコーダの 出力信号をラッチする各バンクのローデコーダと、を備 えることを特徴とする。ローアドレスサンプリング制御 信号発生回路は、多数のバンクごとに独立して備えられ るものとするとよい。更に、ローアドレスサンプリング 制御信号発生回路は、ロープリチャージ動作期間のうち にローアドレスサンプリング制御信号を発生してワード 線エネーブル信号によるプリチャージ動作を行い、この ときにビット線感知エネーブル制御信号がディスエーブ ルされるようにしてあるとよい。また、ローストローブ バッファは、ロー活性化時に第1制御信号を論理"ハ イ"出力するように調節する活性化スイッチと、ロープ リチャージ動作時に前記第1制御信号を論理"ロウ"出 力するように調節するプリチャージスイッチと、を有す る構成とすることができる。

【0007】或いは本発明によれば、システムクロックによるローアドレスの一部をデコードするローアドレスプリデコーダ及び該ローアドレスデコーダの出力線を多数のバンクで共有するマルチバンク構造としたメモリセルアレイを有する半導体メモリ装置において、システムクロック、ローアドレスストローブ信号、及びバンク選択アドレス信号に応じてバンクを選択し、ローアドレスサンプリング及びビット線感知エネーブルのタイミング制御のための第1制御信号を発生するローストローブバッファと、前記第1制御信号に応じて所定時間後に、各バンクのワード線活性化及び非活性化を制御するためにローアドレスサンプリング制御信号発生回路と、前記第1制御信

号に応じて前記ローアドレスサンプリング制御信号よりも所定時間遅延後に、各バンクのビット線センスアンプのエネーブル及びディスエーブルを制御するためにビット線感知エネーブル制御信号を発生するビット線感知エネーブル制御信号発生回路と、を備えることを特徴とする.

[0008]

【発明の実施の形態】以下、本発明の実施形態につき添付図面を参照して詳細に説明する。

【0009】図3に、マルチバンク構造のマルチバンク 制御の経路を示したブロック図を示す。図示のように、 縦方向n個のバンクb1~bnがローアドレスプリデコ ーダ30とローアドレスプリデコーダの出力線5を共有 する。またカラムデコーダ51はバンクb1~bnを制 御する。このマルチバンク構造は、ローアドレスサンプ リング制御信号RADSABb1~RADSABbnそ れぞれの制御を受けるローアドレスサンプリング回路及 びローデコーダ10~n0と、ビット線感知エネーブル 制御信号SAEBb1~SAEBbnの制御に従ってバ ンク b 1~ b nのビット線センスアンプを制御するため のNセンスアンプ駆動信号LANGb1~LANGbn 及びPセンスアンプ駆動信号LAPGb1~LAPGb nを発生するビット線センスアンプ駆動回路11~n1 と、ローアドレスサンプリング回路及びローデコーダ1 O~nOの各出力信号であるワード線エネーブル駆動信 号WLEil~WLEinをそれぞれ受けてワード線駆 動信号WLil~WLinを発生するワード線駆動回路 12~n2と、から構成されている。

【 O O 1 O 】同期式DRAM(Synchronous Dynamic RA M) は、外部クロックの立ち上がりエッジ(Rising Edge) に同期して1つのバンクのロー活性化命令(Row Active Command)を与え、次の外部クロックで他のバンクのロープリチャージ命令(Row Precharge Command) を与えることができる。また逆に、外部クロック立ち上がりエッジでロープリチャージ命令を与えることもできる。

【0011】図3に示すように、ローアドレスプリデコーダ30とローアドレスプリデコーダの出力線5を多数のバンク、例えばバンクb1~bnが共有する場合、バンクb1のロー活性化命令が与えられてから次のクロックでバンクb2のロープリチャージ命令が与えられるときに、前のクロックで与えられるロー活性化命令による該当バンクのビット線センスアンプの感知動作は遅く開始され、次のクロックの他のバンクプリチャージによるロープリチャージ動作は速く行われる。そこで、前のクロックの活性化命令による活性化動作が次のクロックで与えられる他のバンクのプリチャージ命令によりディスエーブルされるのを防止するために、各バンクが独立してロー活性化時にローアドレスプリデコーダの出力をサンプリング方式でラッチしてワード線を活性化し、また、プリチャージ動作時にローアドレスサンプリング回

路及びローデコーダのプリチャージ動作を行うための制御信号RADSEBと、ロー活性化又はプリチャージ動作時にビット線センスアンプの感知エネーブル及びディスエーブルを制御する信号SAEBを各バンクが別途に用いている。

【0012】図4は、マルチバンク構造のバンク制御信号発生回路の回路図である。図示のように、第1制御信号PRb1~PRbnを入力としてローアドレスサンプリング制御信号RADSEBb1~RADSEBbnを発生させるローアドレスサンプリング制御信号発生回路10-1~10-nと、第1制御信号PRb1~PRbnを入力としてビット線感知エネーブル制御信号SAEBb1~SAEBbnを発生させるビット線感知エネーブル制御信号発生回路11-1~11-nと、ローアドレスストローブ信号バーRAS、外部システムクロックCLK、及びバンク選択アドレス信号BAi(i=0~n)に応じて第1制御信号PRb1~PRbnを発生させるローストローブバッファ(Row Strobe Buffer) 100と、から構成されている。

【0013】ローストローブバッファ100と、ローアドレスサンプリング制御信号発生回路 $10-1\sim10-n$ 及びビット線感知エネーブル制御信号発生回路 $11-1\sim11-n$ は、図 $5\sim$ 図7に詳細を示してある。

【0014】図5の第1制御信号PRb1~PRbnを 発生させるローストローブバッファ100は、外部シス テムクロックCLKを所定時間遅延させる偶数個のイン バータチェーン5と、ワード線活性化時に外部電源電圧 Vccにつながれ且つプリチャージ時に接地電圧Vss につながれるスイッチ動作を行う活性化スイッチ80 と、ワード線非活性化時に電源電圧Vccへつながれ且 つプリチャージ動作時に接地電圧Vssへつながれるス イッチ動作を行うプリチャージスイッチ90と、バンク 選択アドレス信号RAiを否定積演算するNANDゲー ト30と、ローアドレスストローブ信号バーRASをイ ンバータ3で反転して受け、活性化スイッチ80の出力 及びインバータ11により反転したNANDゲート30 の出力と共に否定積演算するNANDゲート10と、ロ ーアドレスストローブ信号バーRASをインバータ3で 反転して受け、プリチャージスイッチ90の出力及びイ ンバータ11により反転したNANDゲート30の出力 と共に否定積演算するNANDゲート20と、両端が電 源電圧Vccと接地電圧Vssとに接続され、NAND ゲート10の出力信号、インバータチェーン5における 奇数インバータの出力信号、NANDゲート20の出力 信号、及びインバータチェーン5の出力信号をそれぞれ ゲート入力とするPMOSトランジスタ40.50及び NMOSトランジスタ60,70と、PMOSトランジ スタ50のドレイン及びNMOSトランジスタ60のド レインの相互接続ノード n 1 に出力される信号をラッチ するインバータチェーン7と、インバータチェーン7の

出力を反転して第1制御信号PRbiを出力するインバ ータ9と、から構成されている。この回路によると、ワ ード線の活性化時に第1制御信号PRbiは論理"ハ イ"になり、プリチャージ時には論理"ロウ"になる。 【0015】図6のローアドレスサンプリング制御信号 発生回路及びビット線感知エネーブル制御信号発生回路 の回路図によると、活性化される各バンクが決定される ことにより第1制御信号PRbiが発生し、この信号P Rbiは、インバータ3、5を通じ所定時間遅延されて NORゲート50の一入力になる。更に、インバータ 3,5を通過した信号は、偶数個のインバータからなる インバータチェーン7を通じて所定時間遅延後にNOR ゲート50の他入力となる。NORゲート50による否 定和演算出力は、インバータチェーン13を通じて所定 時間遅延後にローアドレスサンプリング制御信号RAD SABbiとして出力される。

【0016】一方、ビット線感知エネーブル制御信号回路の方は、インバータ3,5の出力信号を所定時間遅延して反転する奇数個のインバータからなるインバータチェーン9と、インバータチェーン9の出力信号を所定時間遅延させる偶数個のインバータからなるインバータチェーン11と、インバータチェーン9の出力信号及びインバータチェーン11の出力信号を2入力として否定和演算するNORゲート80と、NORゲート80の出力信号を所定時間遅延して反転し、ビット線感知エネーブル制御信号SAEBbiを出力するインバータチェーン15と、から構成される。

【0017】この図6に示す回路の動作を次に説明す る。ワード線活性化時、第1制御信号PRbiが論理 "ハイ"になり、この信号に応じてインバータ3,5か ら所定の遅延時間後に同じ論理状態の信号が出力され る。従って、インバータ3,5による論理"ハイ"とイ ンバータチェーン7による遅延後の論理"ハイ"がNO Rゲート50で演算されるので、論理"ロウ"のショー トパルスが発生する。これにより、インバータチェーン 13の遅延時間後に論理"ロウ"のローアドレスサンプ リング制御信号RADSABbiが発生される。一方、 インバータ3,5を通過した論理"ハイ"信号は、イン バータチェーン9を通じて所定時間遅延されて論理 "ロ ウ"の信号として出力される。このインバータチェーン 9による論理 "ロウ" 信号と、インバータチェーン11 による所定時間遅延後の論理"ロウ"信号とがNORゲ ート80で演算される結果、論理"ハイ"が出力され る。この論理"ハイ"信号がインバータチェーン15を 通じることにより所定遅延時間後に反転した論理"ロ ウ"のビット線感知エネーブル制御信号SAEBbiが 出力される。尚、ワード線非活性化時には、第1制御信 号PRbiが論理"ロウ"入力されるので、上記同様の 過程を通じることにより、ローアドレスサンプリング制 御信号RADSABb i 及びビット線感知エネーブル制 御信号SAEBbiは、論理"ハイ"で出力される。 【0018】図7は、ローアドレスサンプリング回路及 びローデコーダの回路図である。図示のように、ローア ドレスサンプリング制御信号RADSABbi及びこれ をインバータチェーン3で反転遅延させた信号を演算す るNORゲート100と、NORゲート100の出力を 遅延して出力するインバータチェーン5と、からローア ドレスサンプリング回路が構成されている。そして、イ ンバータ7によりローアドレスサンプリング制御信号R ADSABbiをゲートへ反転入力し、ソースを電源電 圧Vccへ、ドレインを接続ノードn2へ接続したPM OSトランジスタ10と、接続ノードn2と接地電圧V s s との間に直列接続され、ローアドレスプリデコーダ によるローアドレスDRAij, DRAkl, DRAm n及びインバータチェーン5の出力信号をゲート入力と するNMOSトランジスタ20,30,40,50と、 接続ノード n 2のラッチ用のインバータチェーン9と、 遅延反転用のインバータチェーン11と、からローデコ

【0019】この回路の動作について説明する。ローアドレスサンプリング制御信号RADSABbiがワード線活性化時に論理"ロウ"で入力されると、所定の遅延時間後にショートパルスの論理"ハイ"信号がローアドレスサンプリング回路500から出力される。そして、ローアドレスプリデコーダの出力であるローアドレスDRAij,DRAmnが論理"ハイ"の場合、NMOSトランジスタ20,30,40,50はターンオンとなり、インバータ7による論理"ハイ"を受けるPMOSトランジスタ10はターンオフになる。これにより、接続ノードn2は論理"ロウ"の状態になる。接続ノードn2の論理"ロウ"はインバータチェーン9でラッチされ、インバータチェーン11を介して所定時間遅延された後に反転される結果、ワード線エネーブル制御信号WLEiが出力される。

ーダが構成されている。

【0020】一方、ワード線非活性化時は、ローアドレスサンプリング制御信号RADSABbiが論理"ハイ"で入力されるので、これに応じるローアドレスサンプリング回路500から出力される論理"ロウ"でNMOSトランジスタ50がターンオフになる。インバータ7による反転信号を受けたPMOSトランジスタ10はターンオンするので、接続ノードn2は電源電圧VccからPMOSトランジスタ10のしきい値電圧を引いた値の論理"ハイ"になる。この論理"ハイ"がインバータチェーン9によりラッチされ、このラッチ信号を遅延反転するインバータチェーン11からは論理"ロウ"のワード線エネーブル制御信号WLEiが出力される。

【0021】図8に、図3に示すようなバンクのロー活性化及びプリチャージ時の動作タイミングを示してある

【0022】クロックCLKはシステムクロックであ

り、ローアドレスサンプリング制御信号RADSABb 1, RADSABb 2は、図8中2, 3の符号で示した ロー活性化を与えるクロック部分で第1制御信号PRb 1, PRb 2によって論理 "ロウ" にエネーブルされ る。これにより、ローアドレスプリデコーダの出力線5 に有効(Valid) ローアドレスが出力された後に図7のロ ーアドレスサンプリング回路から論理"ハイ"が発生し て該当ワード線エネーブル制御信号WLE i が論理 "ハ イ"になり、該当アドレスのワード線が論理"ハイ"の 状態になる。また、図8中2、3の符号で示したクロッ ク部分では、第1制御信号PRb1, PRb2によりビ ット線感知エネーブル制御信号SAEBb1, SAEB b2がワード線エネーブル制御信号WLEiよりも遅く 遅延して論理"ロウ"へエネーブルされる。これに従っ て、ビット線センスアンプ駆動信号LANGが論理"ハ イ"、駆動信号LAPGが論理"ロウ"になる。つまり 感知動作が開始される。

【0023】図8中1,4で示すクロック部分でロープリチャージ命令が与えられると、第1制御信号PRb1,PRb2が論理"ロウ"になり、この第1制御信号PRb1,PRb2により制御信号PADSABb1,PADSABb2が論理"ハイ"になる。これでローデコーダ内部が論理"ハイ"の状態にプリチャージされることにより、制御信号WLEi1,WLEi2は論理"ロウ"にディスエーブルされ、該当ワード線WLiが論理"ロウ"ディスエーブルとなる。このときに、第1制御信号PRb1,PRb2が論理"ロウ"になるとエネーブル動作より少ない遅延でビット線感知エネーブル制御信号SAEBb1,SAEBb2は論理"ハイ"になる。そしてビット線センスアンプ駆動信号LANGが論理"ロウ"、駆動信号LAPGが論理"ハイ"になることでビット線センスアンプの動作がディスエーブルされる。

【0024】以上、本発明の実施形態を説明したが、本 発明はこれに限られるものではなく、その他にも多様な 形態が可能であることは勿論である。

[0025]

【発明の効果】本発明によれば、ローアドレスプリデコーダとローアドレスプリデコーダの出力線とを共有するマルチバンク構造の半導体メモリ装置において、ワード線の活性化及びプリチャージ、ビット線センスアンプの感知動作について効率的な動作時間制御を行え、且つ迅速な速度を得られるという長所がある。

【図面の簡単な説明】

【図1】従来におけるマルチバンク構造のメモリを示す ブロック図

【図2】従来におけるローアドレスプリデコーダ及びローアドレスプリデコーダの出力線を共有する積層マルチバンクの構造を示すブロック図。

【図3】本発明によるマルチバンク構造の制御経路を示

したブロック図。

【図4】本発明によるマルチバンク構造のマルチバンク 制御信号発生回路を示したブロック図。

【図5】図4に示した第1制御信号発生回路(ローストローブバッファ)の回路図。

【図6】図4に示したローアドレスサンプリング制御信号発生回路及びビット線感知エネーブル制御信号発生回路の回路図。

【図7】図3に示したローアドレスサンプリング回路及びローデコーダの回路図。

【図8】図3に示したバンクのロー活性化及びプリチャ

ージ時の動作タイミングを説明する信号波形図。 【符号の説明】

10~n0 ローアドレスサンプリング回路及びローデ コーダ


11~n1 ビット線センスアンプ駆動回路

10-1~10-n ローアドレスサンプリング制御信号発生回路


11-1~11-n ビット線感知エネーブル制御信号 発生回路


100 ローストローブバッファ(第1制御信号発生回路)


【図1】




【図2】








【図6】



【図7】



【図8】

